学院牛丹老师团队在顶级会议DAC 2025发表6篇研究成果

近期，电子设计自动化（EDA）领域顶级会议Design Automation Conference（DAC 2025）揭晓论文录用榜单，js33333金沙线路检测牛丹老师团队在融合人工智能的大规模集成电路仿真加速技术和基于大模型的电路设计HDL代码生成领域取得新的进展，6篇论文被该EDA领域顶级国际会议收录。相关工作得到国家重点研发计划项目、国自然重点和面上项目、江苏省优青项目支持。

DAC会议被誉为EDA界的“奥斯卡”，同时也是EDA领域唯一CCF-A类会议，由美国电子协会（Electronic Design Automation Consortium）主办，目前已经举办超过61届，每年提供近300多场的技术演讲，是EDA领域规模宏大、影响深远、历史悠久的顶级会议。部分论文介绍如下：

论文1：一种用于静态IR Drop预测的新型Image-Graph异构融合框架

随着集成电路（IC）设计规模的不断扩大，尤其是在超深亚微米VLSI设计中，IR压降分析变得至关重要，但也面临着计算上的巨大挑战。机器学习（ML）作为一种高效的解决方案，通常采用基于卷积神经网络（CNN）的模型进行图像到图像的IR压降预测，但这种方法往往忽略了电源传输网络（PDN）拓扑结构中的关键信息。为了克服这一问题，本文提出了一种新颖的Image-Graph异构融合框架（IGHF），该框架结合了CNN和图神经网络（GNN）的优势，通过双分支结构提升预测性能。在CNN分支中，我们引入了远程和局部细节编码器（LLE）模块，并与分层交互补偿组（HICG）相结合，以实现从局部到全局的PDN空间功率特征的多尺度提取。解码器中的自适应特征补偿进一步提升了从高到低层次特征的表达能力。同时，在GNN分支中，实例距离注意力（IDA）模块能够自适应地聚合具有判别性的PDN拓扑特征。实验结果表明，所提出的IGHF在预测准确性上显著优于现有的MAUnet和IREDGe方法，分别减少了24.6%和55%的预测误差，同时预测结果具有更高的结构保真度。

论文2：基于神经网络的2.5D/3D芯粒热仿真有限元网格生成

先进的集成电路(IC)系统越来越多地使用基于芯粒(Chiplet)的先进封装技术，这些封装具有复杂的2.5D/3D结构和密集的硅通孔(TSV)阵列。虽然有限元方法(FEM)为这些系统提供了高保真热模拟过程，但在生成和优化复杂几何形状的网格时，其计算效率会显著降低。为了在保持热仿真精度的同时解决这些性能限制，我们提出了NeuralMesh，一种新颖的算法框架，用于加速基于芯粒集成的IC热分析。该方法融合了深度学习和几何分析的信息来优化有限元网格生成，从而无需对有限元网格的细化过程进行迭代。NeuralMesh首先采用增强的分割模型来预测基于几何、材料和功率参数的集成芯片热分布。这些预测与关键几何特征相结合，从而辅助初始粗FEM网格单元的优化过程。通过消除传统的网格迭代细化过程，我们的算法框架实现了相较于商用软件COMSOL高达45.0倍的网格生成速度，同时保持了最大平均误差0.8%以内的热仿真精度。所提出的NeuralMesh模型减少了不重要区域中的有限元网格元素数量，这代表了后续热仿真速度的提升。这一算法的实现使先进IC封装设计过程中所必需的快速而精确的热分析成为可能。

作为支撑数千亿半导体产业“皇冠上的明珠”和制约后摩尔时代半导体产业发展的关键瓶颈之一，EDA工具已成为全球半导体产业竞争日益激烈下的必争之地，也将是国家发展战略的重中之重。在EDA中，快速准确的大规模电路仿真技术将是支撑后摩尔时代模拟及混合集成电路智能、敏捷设计的关键核心。近年来，js33333金沙线路检测牛丹老师团队聚焦人工智能与大规模集成电路设计及仿真加速交叉方向提出了一系列优化策略，在DAC、ICCAD、DATE、IEEE TCAD等EDA领域的顶级国际会议、期刊上发表论文20余篇。在应用方面，团队与多家国内头部EDA公司开展广泛产学研合作，将算法研究成果在工业界应用落地，在大规模集成电路电路生成、直流分析、瞬态分析、IR Drop、芯粒热仿真等一系列芯片设计验证重要环节中为客户提供核心算法支撑。